2019年获得华中科技大学本科学位，2021年获得复旦大学硕士学位，2026年获得北京大学博士学位。

2026年加入上海交通大学集成电路学院，现任长聘教轨助理教授，主要从事高能效芯片与智能计算系统研究。累计发表高水平学术论文约20篇，包括ISSCC 3篇、JSSC 5篇、CICC 2篇，相关成果还发表于IEEE TCAS-I、TCAS-II等旗舰期刊与会议。同时长期担任IEEE JSSC、TVLSI及ISCAS等期刊和会议审稿人。

长期从事面向智能计算与复杂优化的高能效芯片架构及设计方法研究。研究主要包括以下三个方向：

（1）高能效数字及数模混合存内计算架构

面向人工智能推理与复杂优化计算中数据搬运开销高、存储访问能耗大等问题，研究基于SRAM、eDRAM等存储介质的数字及数模混合存内计算架构，开展存储单元、计算数据流、外围电路和系统架构的协同设计，提升计算芯片的能效、吞吐率与可扩展性。

（2）端侧智能计算与复杂优化硬件加速

面向大模型、具身智能等应用的端侧部署需求，以及科学计算、组合优化与运筹推理等计算密集型任务，研究面向算法特征的专用数据流、可重构计算架构、存储层次和并行求解机制，推动复杂智能与优化任务在资源受限平台上的低时延、高能效执行。

（3）3D-IC设计空间探索与跨层全局优化

面向三维集成芯片和异构集成系统中芯片划分、堆叠方式、互连结构、存储配置的问题，研究面向大规模设计空间的建模、评估与搜索方法，探索人工智能、科学计算、组合优化驱动的自动化设计技术，实现架构、物理实现、功耗、性能和跨层全局优化。

[1] Z. Wu et al., “A 28-nm Mode-Reconfigurable CAM-CIM Hybrid Complete 3-SAT Solver Supporting Conflict-Driven Clause Learning with 100% Solvability,” 2026 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA, USA, 2026, pp. 180–182.

[2] Z. Wu et al., “Advances in ASIC accelerators for combinatorial optimization problems: a hierarchical taxonomy of design methods and hardware trade-offs,” Science China Information Sciences, 2026, doi: 10.1007/s11432-026-5004-y.

[3] Z. Wu et al., “SKADI: A 28nm Complete K-SAT Solver Featuring Bidirectional In-Memory Deduction and Incremental Updating,” IEEE Journal of Solid-State Circuits (JSSC), vol. 61, no. 5, pp. 2295–2308, May 2026.

[4] Z. Wu et al., “SKADI: A 28nm Complete K-SAT Solver Featuring Dual-Path SRAM-Based Macro and Incremental Update with 100% Solvability,” 2025 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA, USA, 2025, pp. 614–616.

[5] Z. Wu et al., “A Variation Tolerant Continuous-Time Ising Machine with eDRAM-based Spin Interaction and Leaked Negative Feedback Annealing,” IEEE Journal of Solid-State Circuits (JSSC), vol. 60, no. 5, pp. 1793–1804, May 2025.

[1] SSCS Pre-doctoral Achievement博士成就奖, 2026

[2] the Kenneth C. (KC) Smith Award(集成电路领域博士最高荣誉奖，全球2人/年), 2026